Vídeo de parte da aula com a explicação do documento da Semana 2 do projeto final.
Compreensão do fluxo de projeto de circuitos lógicos para implementação em dispositivos programáveis em bancadas, como FPGAs, e/ou como circuitos integrados a serem fabricados, os ASICs, a partir de ferramentas de síntese lógica baseadas em células de biblioteca e por processos de análise de características do circuito e por simulação lógica. Mais precisamente os seguintes tópicos são abordados:
1. A linguagem VHDL RTL: modelagem e simulação.
2. Arquitetura de Circuitos Digitais: Controle e Parte Operativa
3. Arquitetura de dispositivos programáveis dos tipos: Field Programmable Gate Arrays FPGA e Complex Programmable Logic Devices CPLD.
4. Projeto usando FPGAs e CPLDs.
5. Macrocélulas: blocos aritméticos e memórias.
6. Projeto usando bibliotecas de células padrão (standard cells) e de macrocélulas.
7. Síntese lógica: análise de consumo de área e de tempo de atraso.
8. Síntese de leiaute: posicionamento e roteamento automáticos.
Habilitar estudantes na adoção de fluxo de projeto de circuitos lógicos integrados a partir de linguagem de descrição de hardware VHDL-RTL, que descreve o comportamento do circuito no nível de transferência entre registradores (descrição de entrada dos modernos ambientes de síntese automática de circuitos integrados). Por meio do uso de ferramentas de síntese lógica e de leiaute, duas alternativas para a implementação destes circuitos são exploradas: por dispositivos programáveis em bancadas (FPGAs) e por circuitos integrados a serem fabricados (ASICs).