Este vídeo é a gravação da aula 2 de 2021, versando sobre a sequência de etapas do processo CMOS, apresentando todas as máscaras necessárias. Além de resolução de exercícios, são apresentados fundamentos das regras de projeto seja em dimensões absolutas ou em lambda.
Este vídeo trata do assunto da Aula 10 de PSI3452, de Blocos Lógicas projetados no estilo CMOS Complementar. Este estilo, parte dos circuitos CMOS estáticos, prevê o uso de rede pull-up (transistores p) e pull-down (transistores n) que ocupam o espaço lógico da função Booleana de forma complementar.
Neste vídeo, apresentamos modelos de capacitâncias parasitárias encontradas nos transistores MOS dentro de circuitos integrados. Temos as capacitâncias entre porta e substrato, de dreno e fonte (de junção) e de sobreposição, entre porta e dreno ou fonte. A modelagem é a tradicionalmente adotada por simuladores tipo SPICE, para circuitos extraídos do leiaute, portanto dependente das dimensões dos transistores.