Carregando
Carregando
Neste vídeo, apresentamos modelos de capacitâncias parasitárias encontradas nos transistores MOS dentro de circuitos integrados. Temos as capacitâncias entre porta e substrato, de dreno e fonte (de junção) e de sobreposição, entre porta e dreno ou fonte. A modelagem é a tradicionalmente adotada por simuladores tipo SPICE, para circuitos extraídos do leiaute, portanto dependente das dimensões dos transistores.
Análise, simulação e implementação de circuitos no nível de transistores, utilizando-se de arcabouço teórico, técnicas de projeto esquemático e de leiaute, e ferramentas de CAD da área de projeto de circuitos integrados (CIs). Mais precisamente, os seguintes tópicos são abordados:
1. O que é o projeto dedicado de CIs analógicos e digitais? Por que CMOS?
2. Revisão dos modelos de pequenos e grandes sinais do transistor MOS. Simulação elétrica. Efeitos de segunda ordem.
3. Metodologias de projeto e uso de ferramentas de CAD para o projeto de CIs (edição de leiaute, extração de circuito e simulação).
4. Processo CMOS, regras de projeto, diagramas de barras, edição de polígonos, componentes ativos, componentes passivos e componentes parasitários.
5. O transistor MOS como chave eletrônica para aplicações analógica e digital.
6. Modelagem das interconexões.
7. O projeto de circuitos digitais e analógicos, tais como inversor CMOS, portas lógicas básicas, biestáveis, amplificador CMOS etc.
Propiciar aos alunos capacidade e habilidades na análise e resolução de problemas de projeto de circuitos digitais e analógicos baseados em fundamentos de projeto de circuitos integrados totalmente personalizados (full custom).
Recomendar
Gostei (
