Neste vídeo é apresentada uma metodologia para projeto de sistemas digitais estruturados em unidade de controle e fluxo de dados.
Neste vídeo é apresentado o diagrama ASM (Algorithm State Machine) como forma de representar uma máquina de estados finita.
Vídeo-aula sobre análise de circuitos sequenciais síncronos através de máquinas de estado finitas.
Vídeo-aula sobre implementação em VHDL de biestáveis (latches e Flip-flops), através da modelagem comportamental.
Vídeo-aula sobre biestáveis, mostrando como implemtentar latches e flip-flops a partir de portas lógicas básicas.
Neste vídeo apresentamos o processo de síntese de circuitos combinatórios, introduzindo a minimização via mapas de Karnaugh.
Esta é a segunda aula sobre síntese de circuitos combinatórios. Este vídeo aprensenta minimização no mapa de Karnaugh com "don't care", e alguns exemplos em VHDL.
PCS-3115 Sistemas Digitais I, oferecimento no 1o. semestre de 2020.
Aula sobre síntese de circuitos sequenciais nos modelos de Moore e de Mealy.
Carregando
