Este vídeo trata do assunto da Aula 10 de PSI3452, sobre dimensionamento de transistores para ajuste de tempo de propagação em blocos Lógicas projetados no estilo CMOS complementar. A resistência equivalente dos transistores de um bloco corresponde ao parâmetro R do fator RC do tempo de atraso.

Gravação editada da aula 1- parte 2 / 2. Tema: Máscaras, Leiaute e Relação entre o projetista e a foundry

Gravação editada da aula 1- parte 1 / 2. Tema: introdução ao projeto d CIS, com foco na fabricação e estrutura 3D do transistor

Este vídeo é a gravação da parte da aula 4 relativa ao procedimento para a edição do leiaute de um transistor MOS canal n. O procedimento inclui o desenho de portos para simulação futura de circuito e a extração do circuito correspondente com a ferramenta Calibre.

Este vídeo é a gravação da parte da aula 4 referente a Interconexões e seus modelos para simulação elétrica em projeto de CIs. Inclui a discussão sobre modelagem de trilhas de metal ou silício-poli como capacitâncias e resistências parasitárias. (usar login USP)

Este vídeo objetiva uma pequena revisão da caracterização elétrica (estática e dinâmica) dos inversores CMOS. Revisita o equacionamento de transistores para a obtenção da curvas de transferência Vo x Vi e das equações dos tempos de propagação. Recapitula o capítulo 4 e 10 do livro-texto do Sedra et. al., quinta edição.

Este vídeo trata do assunto da Aula 10 de PSI3452, de Blocos Lógicas projetados no estilo CMOS Complementar. Este estilo, parte dos circuitos CMOS estáticos, prevê o uso de rede pull-up (transistores p) e pull-down (transistores n) que ocupam o espaço lógico da função Booleana de forma complementar.

Neste vídeo, apresentamos modelos de capacitâncias parasitárias encontradas nos transistores MOS dentro de circuitos integrados. Temos as capacitâncias entre porta e substrato, de dreno e fonte (de junção) e de sobreposição, entre porta e dreno ou fonte. A modelagem é a tradicionalmente adotada por simuladores tipo SPICE, para circuitos extraídos do leiaute, portanto dependente das dimensões dos transistores.

Este vídeo objetiva uma pequena revisão da modelagem elétrica dos transistores MOS, canal n e canal p. Revisita as equações de corrente em função das tensões VDS e VGS. Recapitula o capítulo 4 do livro-texto do Sedra et. al., quinta edição.

Vídeo para a Aula 2 de PSI3452, com destaque para a tecnologia e processo CMOS. As etapas de processamento são mostradas passo a passo, assim como o uso das máscara e a relação com o projetista de CI.